Synopsys представила новый инструмент планирования проектирования интегральных микросхем

Компания Synopsys Inc. представила новый инструмент планирования проектирования интегральных микросхем Chip Architect Design Planner совместно с предлагаемой концепцией интеграции логических и физических проектов Physical Synthesis. При помощи Chip Architect пользователи пакета Design Compiler смогут точно определять возможные физические эффекты на ранних стадиях проектирования, что обеспечивает предсказуемость рабочих характеристик проектируемого чипа и сокращает время запуска его в продажу. Пакет Chip Architect Design Planner компании Synopsys уже получил поддержку ведущих производителей полупроводников - Toshiba Corporation, STMicroelectronics, Matsushita Electric Industrial Co. Ltd. и Siemens Semiconductor.