Поделиться
Системы-на-чипе будут 64-разрядными
Разработчики встроенных систем пытаются реализовать идею интеграции механизмов 64-битного процессора в свои разработки систем-на-чипе (system-on-chip - SoC) хотя бы в малых дозах. Одна из компаний, сделавшая шаг в этом направлении - американская Tensilica - расскажет на Микропроцессорном Форуме, проходящем на этой неделе в Сан-Хосе, что ее новая архитектура позволит пользователям разрабатывать собственные 64-битные инструкции для большего параллелизма без отказа от оригинального 32-битного ядра Xtensa-архитектуры.Flexible Length Instructions Extensions (Flix) от Tensilica созданы как альтернатива более общим подходам к проблеме увеличения производительности процессора. Испробовав несколько вариантов решения проблемы, компания вернулась к RISC-рхитектуре, используя 64-битных команд не для универсальной схемы адресации, а для получения большего параллелизма. Наиболее вероятно использование этих команд для внутренних циклов, чьи основные алгоритмы, где происходит многократное непрерывное повторение последовательности действий. Как ожидают разработчики Tensilica, в основном проектировщики будут прибегать к использованию 64-битных команд при действительной необходимости распараллеливания. Более широкое применение 64-битных вычислений, по мнению компании, все еще смертельно для большинства приложений.
Некоторые клиенты Tensilica уже готовятся развертывать собственные реализации Flix. Так, американская Conexant Systems, помогавшая разрабатывать Flix-архитектуру, готова описать процессор, подобный цифровому сигнальному процессору (ЦСП), который использует сотни пользовательских 64-битных команд. Однако для большинства других 64-битные инструкции не будут необходимы, по крайней мере, пока. По мнению специалистов, Xtensa-архитектура в своей нынешней форме достаточна для создания чипов с USB-интерфейсом, которые могут обрабатывать большинство разрядных действий, от шифрования до защиты авторских прав.
Источник: по материалам сайта EE Times.
Короткая ссылка
